Editorial Board

Micro 90 용액은 초순수 물에 2% 부피 비율로 희석되었고 Polydimethylsiloxane (PDMS) 용액은 원액과 경화 용액을 10:1 질량 비율로 혼합하여 준비하였다. 반도체 용액은 p형 반도체인 poly[2,5-(2-octyldodecyl)-3,6-diketopyrrolopyrrole-alt-5,5-(2,5-di(thien-2-yl)thieno [3,2-b]-thiophene) (DPP-DTT)를 클로로벤젠(Chlorobenzene)에 2 mg/ml 비율로 용해시켰고 상대적으로 얇은 SU-8패턴을 형성하기 위해 SU-8 2015 용액과 SU-8 2000 Thinner 용액이 1:1.2 질량 비율로 섞인 용액이 준비되었다. Teflon 용액은 PTFE AF 1600이 Fluorinert^TM FC-40에 1% 질량 비율로 섞여서 제조되었고 CTL-809M 용액과 CT SOLV 180 용액이 1:4 질량 비율로 혼합되어 Cytop 용액이 준비되었다. 자기조립 단분자막 (Self-assembled monolayers) 형성을 위해 2,3,4,5,6-Pentafluorothiophenol (PFBT)와 Isopropanol이 50 μl/ml 비율로 혼합된 용액을 제조하였다.

Poly(ethylene oxide) (PEO)를 초순수 물에 10 mg/ml 비율로 녹여서 PEO 용액을 준비하였고 제조된 PEO 용액, PEDOT:PSS, Ethylene glycol, Triton^TM X-100이 47:47:5:1 질량 비율로 섞여서 PEDOT:PSS/PEO 용액이 완성되었다. 이때, PEDOT:PSS 용액으로는 전도성이 높은 PH 1000 PEDOT:PSS 용액과 전도성이 낮은 Al 4083 PEDOT:PSS 용액이 사용되었다.

여기에 박막 트랜지스터 기반 변형률 센서의 제작 공정은 Fig. 1에 제시되어 있다. 먼저, 희생 층 형성을 위해 Micro 90 용액이 스핀 코팅 (Spin-coating)된 유리 기판 위에 PDMS 용액을 스핀 코팅하여 80 μm 두께의 신축성 기판을 형성하였다. 그 위에 SU-8 2015 용액을 스핀 코팅하여 40 μm 두께의 SU-8 층을 형성한 뒤 포토리소그래피 (Photolithography) 공정을 통해 단단한 섬 구조물 패턴을 형성하였다. 그 위에 8 μm 두께의 얇은 PDMS 박막을 스핀 코팅하여 강성도 국부 변환 신축성 기판을 완성하였다. 이후에는 기존에 보고되었던 박막 트랜지스터 공정이 진행되었다[13]. 화학 기상 증착법을 통해 1 μm 두께의 Parylene 박막을 증착했고 Harima 사의 NPS-L 은나노잉크 (Silver nanoparticle ink)를 잉크젯 인쇄하여 소스/드레인 (Source/drain) 전극을 제작하였다. 반도체 용액을 도포하기 전에 소수성 특성을 지니는 Teflon 용액을 인쇄하여 추후 인쇄될 반도체 용액이 일정한 패턴을 갖도록 하였다. 전극과 반도체 층 사이의 컨택 저항 (Contact resistance)을 낮추기 위해 소스/드레인 전극을 PFBT 용액에 담궈서 자기조립 단분자막을 형성시켰고 디스펜서 (Dispenser) 인쇄 공정을 통해 반도체 용액을 도포하였다. 반도체 용액 도포 후 Teflon 용액의 용매를 스핀 코팅하여 Teflon 인쇄 패턴을 지웠고 스핀 코팅된 40 nm 두께의 Cytop 유전층과 화학기상증착된 200 nm 두께의 Parylene 유전층을 순서대로 형성하였다. 그 위에 게이트 전극을 잉크젯 인쇄하여 박막 트랜지스터가 완성되었다. 완성 후에는 1 μm 두께의 Parylene 박막이 증착 되었고 앞서 형성된 섬 구조와 동일한 형태의 SU-8 구조물이 1 μm 두께로 형성되었다. 그 이후 산소 플라즈마 에칭을 통해 SU-8 구조물이 없는 영역의 Parylene 및 Cytop 박막이 모두 제거되었다. 게이트와 소스/드레인 전극을 외부로 노출시키기 위해 532 nm 파장대의 레이저를 사용하여 비아홀 (Via hole)을 형성하였고 그 구멍은 잉크젯 인쇄된 은나노잉크로 채워졌다. PEDOT:PSS/PEO 용액을 인쇄하여 변형률 감지 저항 소자를 제작하였고 외부로 노출된 소스 전극과 연결하여 박막 트랜지스터와 변형률 감지 저항이 직렬로 연결된 신축성 변형률 감지 센서의 제작을 완성하였다.

Fig. 1. 
The fabrication process of the thin-film transistor (TFT)-based strain sensors on stiffness-engineered stretchable substrates.

전기적 측정을 위해 Keithley 사의 반도체 파라미터 측정 장비인 4200A-SCS가 사용됐고 신축성 소자와 측정 장비는 Z축 전도성 테이프 (3M, 9703)와 Flexible flat cable을 통해 연결되었다. 변형률 변화를 위해서는 자체 제작된 자동 스테이지 기반 인장력 인가 장비가 사용되었다. 신축성 소자의 양 끝을 자체 제작 장비에 고정시킨 뒤 스테이지를 움직여서 소자의 길이를 증가시키거나 감소시켰다.

제안된 변형률 센서는 강성도가 높은 영역에 제작된 박막 트랜지스터의 소스 전극과 강성도가 낮은 영역에 제작된 변형률 감지 저항 전극이 연결된 One transistor-one resistor (1T-1R) 구조를 갖고 있다 (Fig. 2). 신축성 기판에서 단단한 SU-8 섬 구조물이 있는 영역은 강성도가 높고 구조물이 없는 영역은 강성도가 낮다. 신축성 기판에서의 강성도 차이는 인장력이 가해졌을 때 길이 변형의 차이로 이어지게 된다[14]. 국부적으로 강성도가 다른 신축성 기판에 인장력이 가해질 때, 대부분의 길이 변형은 강성도가 낮은 영역에서 발생한다. 그렇기 때문에, 인장력에 의해 소자 전체의 길이가 변하더라도 강성도가 높은 영역에 위치한 트랜지스터의 전류는 거의 변하지 않고 강성도가 낮은 영역에 위치한 변형률 감지 전극의 저항만이 변하게 된다. 그리고 길이 변형에 의한 저항 변화는 1T-1R 구조의 센서에 흐르는 전류의 변화를 유발하게 된다.

Fig. 2. 
Schematic diagram of the structure and strain-sensing mechanism of the TFT-based stretchable strain sensors. (a) The strain sensor before being stretched. (b) The strain sensor after being stretched.

변형률의 변화에 따라 전류 변화를 유발하기 위해서는 길이 변형에 의해 전기적 특성이 변하는 소자의 개발이 필수적이다. 또한, 그 소자를 박막 트랜지스터에 연결하여 사용하기 위해서는 길이 변형에 의한 전기적 특성 변화가 박막 트랜지스터의 전기적 특성 변화를 유발할 수 있는 범위 내에 있어야 한다. 위 두가지 요구사항을 만족시키는 소자 개발을 위해 전도성이 다른 두 PEDOT:PSS 용액을 사용하여 신축성 전극을 제작하고 0%부터 50% 사이의 변형률 범위에서 저항 값을 측정하였다.

디스펜서 인쇄 공정을 통해 제작된 두 종류의 신축성 전극은 전도성에 상관없이 변형률이 증가할수록 단위 길이당 저항 값이 증가하는 경향을 보였다 (Fig. 3). 전도성이 높은 PEDOT:PSS 용액을 사용한 경우에는 저항 값이 138 ohm에서 165 ohm까지 증가하였고 전도성이 낮은 경우에는 53.2 Mohm에서 107 Mohm 까지 증가하였다. 이번 연구에서 사용된 DPP-DTT 반도체 채널을 갖는 박막 트랜지스터의 전체 저항 (Total transistor resistance)이 1~100 Mohm^*cm 사이의 값을 보였던 것을 고려하여[15] 전도성이 낮은 신축성 전극이 박막 트랜지스터의 전류 변화를 유발할 수 있는 변형률 감지 저항 소자로 선택되었다.

Fig. 3. 
Resistance per unit length of stretchable electrodes based on two different PEDOT:PSS solutions as a function of applied strain.

변형률 감지 저항과 연결하기에 앞서 강성도가 높은 영역 위에 제작된 박막 트랜지스터의 변형률에 따른 전달 특성(Transfer characteristics) 변화를 관찰하였다 (Fig. 4(a)). 게이트 전압 (V_GS)은 +2 V부터 -10 V까지 스윕 (Sweep) 되었고 드레인 전압 (V_DS)으로는 -10 V가 인가되었다. 인장력이 가해지지 않았을 때, 박막 트랜지스터는 일반적인 p형 반도체 소자의 동작 형태를 보였고 V_GS = V_DS = -10V 환경에서 측정된 드레인 전류 (|I_D|) 값은 43.9 Mohm 정도의 저항에 해당되는 수치였다. 이는 앞서 측정된 변형률 감지 소자의 저항 변화 범위와 유사한 수준이다. 박막 트랜지스터가 제작된 신축성 기판에 0%부터 10%까지의 변형률을 가했을 때, 드레인 전류 변화는 10% 미만이었다. 이는 10% 이내의 변형률 범위에서 안정적인 동작이 가능함을 의미한다.

Fig. 4. 
Electrical characterization (|I_D| vs. V_GS at V_DS = -10 V) of TFTs on rigid islands under various strains. (a) Transfer characteristics of stand-alone TFTs under strains between 0% and 15%. (b) Relative drain current change of a TFT integrated with a stretchable strain-sensitive resistor under strains between 0% and 5%.

10% 이내의 변형률 범위에서 무시할 만한 전류 변화를 보이는 박막 트랜지스터와 50% 이내의 변형률 범위에서 동작하는 변형률 감지 저항을 연결하여 1T-1R 구조의 센서를 제작하고 변형률에 따른 드레인 전류의 변화를 측정하였다 (Fig. 4(b)). 변형률이 2.5% 그리고 5%으로 변함에 따라 드레인 전류는 변형률이 0%일 때의 전류 대비 각각 64% 및 76% 감소하였다. 그리고 다시 0%로 돌아왔을 때는 초기 전류 값과 거의 유사한 값을 보였다. 5% 이내의 범위에서 보여준 변형률에 따른 전류 변화는 앞서 확인한 결과들을 고려했을 때, 박막 트랜지스터가 아닌 변형률 감지 소자의 저항 변화에서 기인한 것으로 여겨진다.