Editorial Board

수학적 모델은 HP Lab[22]의 TiO₂ 박막과 Pt 금속 전극으로 제작된 멤리스터에 기반한다. 멤리스터의 전류-전압 관계[15]는 기본적으로 다음과 같다.

D는 TiO₂ 층의 전체 길이이며, w는 도핑된 영역의 두께(혹은 형성된 CF의 길이)이다. R_ON과 R_OFF는 w=0과 w=D일 때의 멤리스터의 저항값으로 제한된다.

SPICE모델은 [15]와 같은 방법으로 분석되었다. Fig. 3은 멤리스터의 양단에 사인파를 인가하였을 때의 I-V 특성 그래프를 나타낸다. 이 때, 입력전압은 V_AB=sin(2πt) 이며, R_ON= 1MΩ, R_OFF= 500 MΩ이다. Fig. 3(a)는 인가된 전압 신호에 대한 전류의 크기를 나타낸다. 특성곡선은 멤리스터가 이력을 기억함에 따라 히스테리시스를 가지는 형태로 나타나게 된다. Fig. 3(b)는 시간에 따른 입력전압과 출력전류를 나타낸다. 입력전압에 의해 멤리스터의 전도도가 변화하기 때문에 출력전류는 Sine함수가 약간 왜곡된 형태의 파형을 보인다. Fig. 3(c)는 Fig. 2(a)에서 A-B의 적분 값인 X노드에서의 전압을 나타낸다. 이것은 실제 멤리스터 모델에서 전도 필라멘트의 길이에 대응될 수 있다. 의 최댓값은 330 mV이며 이 때 V(X)는 SPICE의 “limit”기능으로 인해 1V이상의 값은 가지지 못하도록 제한되어 있으나 Fig. 3에서 그 영향은 없다.

Fig. 3. 
V_AB=sin(2πt), R_ON=1 MΩ, R_OFF= 500 MΩ (a) I-V characteristic, (b)The voltage across the model and the current through it, (c) (c) V(X): The voltage of node X at Fig. 2.

Fig. 4는 R_ON=1MΩ, R_OFF= 500MΩ에서 입력전압이 V_AB=±(sin2πt)²일 때를 분석한 결과이다. V_AB= ±(sin2πt)²는 같은 크기의 전압이 연속해서 입력이 되므로 입력에 따른 멤리스터의 전도도 변화를 더 직관적으로 알아볼 수 있다. Fig. 4(b)에서 멤리스터 소자에 같은 크기의 전압이 반복적으로 인가되는 경우 그 소자를 흐르는 전류크기가 점점 증가하는 것을 볼 수 있다. Fig. 4(a)는 전압이 인가되었을 때 시간에 따른 전류의 크기를 나타낸다. 이 그래프를 통해서도 동일한 반복적 입력 전압에 따른 멤리스터 모델의 전도도 변화를 알 수 있으며, 입력신호가 반복 될수록 전도도가 커지며 히스테리시스 또한 커진다는 것을 확인할 수 있다.

Fig. 4. 
V_AB= ±(sin2πt)2, R_ON= 1 MΩ, R_OFF= 500 MΩ (a) I-V characteristic, (b) The voltage across the model and the current through it, (c) V(X): The voltage of node X at Fig. 2.

Fig. 5는 V_AB=4sin(2πt), R_ON=1MΩ, R_OFF = 500 MΩ일 때를 측정한 그래프이다. 이 때의 전류 그래프는 Fig. 3과 Fig. 4의 그래프보다 훨씬 더 일그러진 파형을 보여준다. Fig. 5(c)의 V(X)의 경우 0과 1사이의 값으로 제한되는 “limit”에 의해 그 값이 1에 도달했을 때 그 값이 유지되는 것을 확인할 수 있다. 이러한 현상은 실제의 멤리스터에서 이온 이동(Ion Migration)으로 인한 전도 필라멘트의 형성으로 양 전극이 이어졌을 때, 인가된 전압이 필라멘트의 형성보다 전자의 드리프트에 더 큰 영향을 미치는 상태를 모사한다. V_AB= sin(2πt)의 전압을 인가하였을 때, 멤리스터 소자를 통해 흐르는 전류는 Fig. 3, Fig. 4에서 각각 최대 2.5 nA, 5.5 nA임에 비해 V_AB= 4sin(2πt)를 인가한 Fig. 5는 3.3 uA로 훨씬 크게 나타난다.

Fig. 5. 
V_AB= 4sin(2πt), R_ON = 1MΩ, R_OFF= 500 MΩ (a) I-V characteristic, (b) The voltage across the model and the current through it, (c) V(X): The voltage of node X at Fig. 2.

Fig. 6은 같은 크기의 서로 다른 주파수 V_AB= sin(2πt), sin(4πt), sin(20πt)가 인가되었을 때 I-V특성곡선을 나타낸다. 주파수가 커짐에 따라 전류의 최댓값은 줄어들었고, 히스테리시스 또한 줄어들었다.

Fig. 6. 
I-V current with different frequencies.

멤리스터 모델이 neuromorphic 회로 시스템에 적용가능한지 확인해보기 위해 4개의 입력단과 4 "~ 4멤리스터 어레이를 가지는 Fig. 7과 같은 회로 시스템을 구성하였다. 회로구성은 전압원과 3로 스위치(SPDT Switch), 인버터, 멤리스터로 구성되었다. 시스템은 첫 번째 단계와 두 번째 단계로 나뉘는데 첫 번째 단계에서는 큰 전압을 인가하여 전도도의 변화를 일으키고, 두 번째 단계에서는 전도도 변화를 일으키지 않을 정도의 전압을 인가하여 멤리스터 어레이의 전도도 변화를 확인하였다. 25초를 기점으로 이 전을 첫 번째 단계로 이용을 하고, 이 후는 두 번째 단계로 이용하였다. 첫 번째 단계에서는 “Learn”을 통해 신호가 입력이 주었고 두 번째 단계에서는 “Infer”를 통해 입력을 주었다. 각 단계의 입력과 출력은 1, 2, 3, 4개의 단으로 구성되어 있다. 단계가 바뀔 때, 3로 스위치를 통해 경로가 결정된다. 스위치는 25초에 경로가 변경되도록 설정되었다.

Fig. 7. 
Learning and interference circuit configuration.

첫 번째 단계에서는 “Learn1”의 입력단으로 V_on=0.5V, T_rise=T_fall=0.001sec, T_on=0.5sec, T_period=1sec의 사각파가 3회 입력되고, “Learn0”의 입력단으로는 V_off=0V가 입력된다. Fig. 7의 경우, 입력단의 1, 2는 “Learn0”, 3, 4는 “Learn1”을 입력으로 한다. 학습 단계에서 스위치를 통한 경로는 Learn 신호가 멤리스터의 A로 입력이 되며, 인버터를 통해 신호가 반전되어 멤리스터의 B로 입력이 되어 멤리스터의 전도도 변화를 일으킨다.

25초 후 스위치에 의해 회로의 경로가 달라지게 되며 두 번째 단계가 시작되고 “Infer” 전압이 인가된다. 이 때, 전류는 입력 전압원으로부터 시작되어 멤리스터를 지나 출력의 저항쪽으로 흐른다. 두 번째 단계에서는 “Infer1”을 통해 V_on= 0.05V, T_rise= T_fall= 0.001sec, T_on= 0.1sec, T_period= 1sec의 사각파가 10회 인가되었다. “Infer0”을 통해서는 V_off=0V가 인가되었다. 입력 1에는 “Infer0”, 입력 2, 3, 4는 “Infer1”을 인가하여 첫 번째 단계에서 입력을 통해 어레이 각각의 전도도가 서로 다르게 변화한 것을 확인 할 수 있었다.

이 결과는 Fig. 8에서 나타났다. 첫 번째 단계에서 입력 3, 4에 큰 전압을 걸어 주었으므로 출력 3, 4으로 흐르는 전류가 출력 1, 2로 흐르는 전류에 비해 상당히 크게 나타남을 확인할 수 있었다. 이러한 시스템은 멤리스터 어레이가 인가되는 전압에 따라 각각 전도도의 변화가 다르게 나타나며 과거의 이력이 저장 가능하다는 것을 보여준다.

Fig. 8. 
Current at output resistor in Fig. 7.

마지막으로, 1sec동안 V =A₀sinωt(A₀= 1, ω = 100 k/2π일 때)의 전압을 인가하여 시뮬레이션에 소모된 시간을 측정하여 비교하였다. 시뮬레이션은 같은 조건에서 5회 반복하여 평균을 내어 구하였다. 먼저, Zdeněk BIOLEK [15]에서 사용된 모델을 이용했을 때, 평균 22.37초가 소요되었다. 두 번째로, 이 모델에서 실험에 필요하지 않은 자계와 전하량에 대한 코드를 제외하고 시뮬레이션을 진행하였고, 이 때 소요된 시간은 평균 20.25초로 감소하였다. 세 번째로 이 논문에서 제시된 모델을 사용하여 시뮬레이션을 진행하였을 때, 소요된 시간은 평균 18.34초로 가장 빠르게 시뮬레이션이 동작함을 확인할 수 있었다. 추가적으로, 더 많은 멤리스터가 있을 때의 시뮬레이션에 걸리는 시간을 확인해보기 위하여 간단히 멤리스터 모델 5개를 병렬로 연결하여 시뮬레이션 시 소모되는 시간을 측정하였다. Zdeněk BIOLEK 모델의 경우 평균 47.14초, 수정된 모델의 경우 평균 36.44초, 본 논문에 제시된 모델의 경우 36.62초로 측정이 되었다. 시뮬레이션에 사용되는 멤리스터의 모델의 개수가 늘어남에 따라 모델에 따라 시뮬레이션에 소모되는 시간의 격차가 더 크게 나타나는 것을 확인할 수 있었다.